(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-8354

(43)公開日 平成11年(1999)1月12日

(51) Int.Cl.*		識別記号	FΙ						
HO1L	27/10	451	HOIL	27/1	10	451			
	27/04		•	27/0) 4		C		
	21/822			27/1	l O	651			
	27/108					•			
	21/8242						•		
			審查	請求	有	請求項の数3	OL	(全 9]	()

(21)出顯番号

特顯平9-156983

(22)出顧日

. 平成9年(1997)6月13日

(71)出版人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 篠原 壮太

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 若林 忠

(54) 【発明の名称】 強誘電体容量および強誘電体メモリ

(57)【要約】

【課題】 残留分極値の経時変化に印加電圧極性依存性 のない強誘電体容量およびメモリを提供する。

【解決手段】 強誘電体メモリで用いられる強誘電体容量として、偶数個の強誘電体容量Cfl, Cf2のうち、半数の上部電極6と残りの半数の下部電極4を電気的に短絡させた構造を有する容量を用いる。製造時に極性依存性について評価作業の必要がなく、コストが低減し、信頼性が向上する。



【特許請求の範囲】

【請求項1】 強誘電体膜の一主面と対向する裏面の両面に電極が配されてなる偶数個の強誘電体容量において、半数の前記強誘電体容量の前記一主面に配された電極と残りの半数の強誘電体容量の対向裏面に配された電極がショートされた構造を有する強誘電体容量。

【請求項2】 前記強誘電体容量の一主面に配された電極は、対向裏面に配された電極よりも小さい構造であって、前記強誘電体容量の一主面に配された電極と他の容量の対向裏面の電極との接続は、前記一主面と対向裏面の重なりのない部分に形成されたコンタクトホールを通じた配線層によって行われている請求項1記載の強誘電体容量。

【請求項3】 半導体基板上に、複数のワード線、複数のビット線および複数のプレート線が形成され、セルトランジスタと強誘電体容量素子とからなる複数のメモリセルが、いずれかのワード線、ビット線、プレート線に接続されて形成されている強誘電体メモリにおいて、前記メモリセルの強誘電体容量素子を構成する強誘電体容量として、前記請求項1または請求項2の強誘電体容量が用いられたことを特徴とする強誘電体メモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体メモリに関し、特に強誘電体メモリおよびその構成要素となる強誘 電体容量に関する。

[0002]

【従来の技術】従来、半導体基板上に形成された強誘電体素子の分極状態を利用することで情報を記憶することを特徴とした強誘電体メモリが知られている。

【0003】図7はこの種強誘電体メモリを構成する単位メモリセルの断面図である。同図に示すように、p型シリコン基板10の表面領域内にソース・ドレインn+拡散層11が形成され、p型シリコン基板10上にゲート絶縁膜を介してゲート電極12が形成され、これによりセルトランジスタである電界効果トランジスタの出る。これで、下のソース・ドレイン拡散層11に接続されている。部では、強誘電体には多いでは、上部電極16によって構成は、ないる強誘電体容量素子が形成され、上部電極16は配線層17によって電界効果トランジスタの他方のソース・ドレイン拡散層11に接続されている。

【0004】このメモリセルの等価回路を図8に示す。 電界効果トランジスタTrと強誘電体容量素子Cfとの 直列接続によってメモリセルMCが構成されている。電*

$$\Delta P = C b (V c c - V f) / S$$

ただし、Sは強誘電体容量の面積である。ΔPが強誘電体に加えた電圧Vfの増加に対してどのように変化するかは、読み出し動作前の強誘電体容量の分極状態によっ 50

2

*界効果トランジスタTrのゲート電極はワード線WLに、ソース・ドレインの一方はビット線BLに、ソース・ドレインの他方は強誘電体容量素子Cfの一方の電極に接続されている。強誘電体容量素子Cfの他方の電極はプレート線PLに接続されている。なお、通常、ワード線WLは図7に示す電界効果トランジスタのゲート電極を兼ねており、プレート線PLは、強誘電体容量素子の下部電極を兼ねている。

【0005】図8に示すメモリセルMCは図9に示すようにマトリックス状に配列され、大規模不揮発性メモリを構成する。

【0006】強誘電体膜はP2T (Pb2rx Til-XO3), SBT (SrBi2 Ta2O9) 等を用いて形成されており、これらの材料は図10に示すような印加電界の履歴に依存した分極値を示す。

【0007】いま、図8に示すメモリセルにおいて、ワード線WLとピット線BLとに電圧Vcc (例えば5 V)を印加し、プレート線PLに0Vを印加すると、強誘電体容量素子のCfの分極状態はAとなる。ただし図10ではプレート線例を正(+)の方向とした。この状態で、ピット線BLの電圧のみを0Vに落すと強誘電体容量素子Cfの分極状態はBとなる。この状態を例えば"1"に対応させるとメモリセルMCには"1"が書き込まれたことになる。また、ワード線WLとプレート線PLとに電圧Vccを印加し、ピット線BLに0Vを印加すると、強誘電体容量素子Cfの分極状態はCとなる。この状態からプレート線PLの電圧を0Vに落すと強誘電体容量素子Cfの分極状態は"D"となる。これによりメモリセルには例えば"0"が書き込まれたことになる。

【0008】 書き込んだデータの1,0を判定するには以下のようにする。

【0009】まず、読み出し動作時の等価回路を図11に示す。ビット線BLはある容量値をもっているので、その値をCbとした。ワード線WLに電圧Vccを印加し、電界効果トランジスタTrを導通状態としてプレート線PLに電圧Vccを加える。プレート線PLに電圧Vccを加える。プレート線PL間を正の方向とすると、強誘電体容量に正電圧が加わり、分極値が増加すとともに、ビット線電圧が上昇する。プレート線PLにVccを印加したとき強誘電体容量に加わる電圧をVf、強誘電体容量の分極値の増加をΔPとすると、ビット線容量に加わる電圧Vbは(Vcc-Vf)であるので、電荷保存の関係から、ΔPは次式で表される。

[0010]

て異なる。図12にその概略を示すように、分極状態が 図10のDにあるときは、正極性の電圧を加えても、分 極値の増加率はBの状態にあるときよりも小さくなる。 3

分極状態Bにあるときに正電圧を加えたときの強誘電体の分極増加量を Δ Psw、分極状態Dにあるときに正電圧を加えたときの強誘電体の分極増加量を Δ Pnsとし、機軸にVfをとって電圧印加による Δ Psw, Δ Pnsの変化の様子を描くと概ね図13のようになる。一方、 Δ Psw, Δ Pnsはともに(1)式を満たすから、(1)式右辺をVfを横軸にとって描いた直線と、 Δ Psw, Δ Pns曲線との交点の横軸における館(それぞれVsw,Vnsとする;Vsw<Vns)が、読み出し動作のときに強誘電体容量に加わる電圧を与える。

【0011】強誘電体容量の分極状態に依存して、プレート線PLにVccを印加したときのピット線電圧の値はそれぞれ(Vcc-Vsw)、(Vcc-Vns)となって両者異なる値を示す(それぞれVbsw、Vbnsとおく)。そこである基準電圧Vref(Vbsw>Vref>Vbns)を決め、プレート線PLにVccを加えたときに現れるピット線電圧をVrefと電気的に比較することで、強誘電体容量に替き込まれているデータが「1」であるか「0」であるかを判定することができる。すなわち、ピット線電圧がVrefよりも大きければ「1」であり、小さければ「0」であり、これらを利用した記憶素子を構成できる。

【0012】Vbsw, Vbnsの値はデータを普き込んでから読み出すまでの時間(retention 時間)に依存して変動することが知られている。この現象は分極状態B, Dにおける残留分極値(強誘電体に加えた電圧が 0 Vのときの強誘電体容量の分極値)の絶対値が時間的に減衰することに起因していると理解できる。

【0013】図10のBの状態のときの強誘電体容量の 残留分極値の絶対分極値をPb、Dの状態のときの残留 分極値の絶対値をPdとすると、Pb, Pdは図14の ように、時間経過とともに減衰する傾向が見られる場合 がある。残留分極値 Pb, Pdが時間経過とともに減衰 すると、ΔPsw, ΔPnsの読み出し動作時の電圧依 存性も時間経過とともに図15のように変化する。した がって、読み出し電圧動作時のビット線に現れる電圧V bsw, Vbnsも時間とともに変化し、図16からわ かるように、Vbswは減少し、Vbnsは増加するの で、Vbsw、Vbnsはともに書き込みデータ判定の 際に比較対象となる基準電圧Vrefに近づく。時間経 過によるVbsw,Vbnsの変動に起因する誤動作を 防ぐために通常VrefはVbswとVbnsの中間電 圧 (Vbsw+Vbns) / 2) に設定され、Vbs w, Vref, Vbnsの間隔をほぼ等しくする。

【発明が解決しようとする課題】上述した従来の強誘電体メモリでは、半導体基板上に形成された強誘電体メモリの容量絶縁膜として用いられる強誘電体薄膜はその成膜法等に起因した多結晶粒構造の不均一性等により、残 50

[0014]

en ART C

留分極値の経時変化の特性が印加電圧極性(正極性と負極性)に依存した異方性を示すことがしばしば見られる。この異方性は、上部電極と下部電極で異なる材料を用いた場合に特にしばしば見られる。上部電極と下部電極で異なる材料を用いる理由は、上部電極と下部電極では導電率、加工のしやすさ等の点で求められる性質が異なるためである。

【0015】残留分極値の経時変化の異方性とはすなわ ち、Pb、Pdの経時変化が図17のように例えばPb の方が、Pdより時間とともにより著しく減衰しやすい といった傾向を指す。この傾向が生じるとΔPsw, Δ Pnsの経時変化は図18のようにΔPswの方がΔP nsよりも時間とともに著しく変化し、したがってVb swはVbnsよりも時間経過とともにVrefに近づ く傾向が強く現れる。もしVbswの方がVbnsより も時間とともにVrefに近づく傾向が強ければ、基準 電圧Vrefは、VbswとVbnsの中間電圧より も、変動の小さいVbnsに近い方が誤動作の可能性を 小さくすることができる。したがって残留分極値の経時 変化の極性異方性をもつ強誘電体容量をメモリセル容量 とする場合には、Vsw, Vnsのうち経時変化の大き いのはどちらで、どの程度の量の経時変化が存在するの かについて評価し、注意深くVrefを設定しなければ ならない。しかしもし強誘電体容量の残留分極値が極性 異方性をもたなければ、Vbsw, Vbnsの経時変化 について詳しく評価する作業は必要でなく、Vrefは VbswとVbnsの中間電圧とすればよく、Vref の設定が容易となる。残留分極値の経時変化を評価する 作業を省くことができるため、この種強誘電体メモリの 製造コストを低減できる。また、書き込まれたデータ読 み出し時の信号電圧と基準電圧とのマージン(Vbsw -VrefとVref-Vbns)の経時変化を同等に できるため、誤動作の可能性の低減にもつながり、製品 の信頼性を向上させることができる。

【0016】したがって、本発明の解決すべき課題は、 残留分極値の経時変化に極性異方性のない強誘電体容量 を、容量の高集積化を阻害することなく作製することで ある。

【0017】なお、残留分極値の経時変化の極性異方性については述べられていないが、集積化マルチバイブレータにおいて、浮遊容量の存在に伴う容量値の非対称性を回避するための本発明と類似の手段として、2つの同質の容量の一方の容量の上部電極および他方の下部電極を第1のトランジスタ、残りの電極を第2のトランジスタに接続する方法が公開特許公報(A)昭和58-1324に記載されているが、概念が記載されるのみで、メモリの高集積化にとって重要である構造上の工夫については何ら開示されていない。

【0018】本発明の目的は、高集積化メモリであって も容量素子の残留分極値の経時変化の極性異方性のない 5

強誘電体容量および強誘電体メモリを提供することである。

[0019]

【課題を解決するための手段】本発明の強誘電体容量は、強誘電体膜の一主面と対向する裏面の両面に電極が配されてなる偶数個の強誘電体容量において、半数の前記強誘電体容量の前記一主面に配された電極と残りの半数の強誘電体容量の対向裏面に配された電極がショートされた構造を有する。

【0020】前記強誘電体容量の一主面に配された電極は、対向裏面に配された電極よりも小さい構造であって、前記強誘電体容量の一主面に配された電極と他の容量の対向裏面の電極との接続は、前記一主面と対向裏面の重なりのない部分に形成されたコンタクトホールを通じた配線層によって行われていてもよい。

【0021】本発明の強誘電体メモリは、半導体基板上に、複数のワード線、複数のピット線および複数のプレート線が形成され、セルトランジスタと強誘電体容量素子とからなる複数のメモリセルが、いずれかのワード線、ビット線、プレート線に接続されて形成されている20強誘電体メモリにおいて、前記メモリセルの強誘電体容量素子を構成する強誘電体容量として、前記構造の強誘電体容量が用いられている。

[0022]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して説明する。

【0023】図1は本発明の強誘電体容量の一実施形態の等価回路図、図2は図1の強誘電体容量を示す単位メモリセルの等価回路図である。

【0024】本実施形態の強誘電体メモリは、図1に示 すように、半導体基板上に形成された1つの電界効果ト ランジスタTrに強誘電体容量素子Cfを接続した構造 を単位メモリセルMCとしたもので、強誘電体容量素子 Cfは、図2に示すように、大きさ、構造が同等の2つ の強誘電体容量Cf1,Cf2の一方の上部電極6を他 方の下部電極4に接続した構造となっている。上部電極 6は下部電極4よりも小さくし、上部電極6と下部電極 4の接続は後述する実施例に示すように、上部電極6と 下部電極4の重なりのない部分に形成したコンタクトホ ールを通じた配線層で接続される。この強誘電体容量素 子Cfでは一方の強誘電体容量の上部電極と他方の強誘 電体容量の下部電極を短絡させて1つの組とし、一方の 組を電界効果トランジスタTrに接続し、他方はプレー ト線PLに接続する。また4個以上の偶数個の強誘電体 容量の半数の上部電極と残りの半数の下部電極を電気的 に短絡させ、短絡させた一方の電極の組を電界効果トラ ンジスタTェに接続し、もう一方の組をプレート線PL に接続してもよい。

【0025】図1に示すような構造の強誘電体容量素子 Cfでは残留分極値の経時変化には極性依存性が存在し 6

ない。それは以下のように説明される。

【0026】図1の強誘電体容量素子Cfは2つの強誘電体容量によって構成されており、図2のように上部電極が電界効果トランジスタTrに接続されている容量をCfl、下部電極が電界効果トランジスタに接続されている容量をCf2と名付ける。

【0027】強誘電体容量素子Cfに"1"を書き込むときには前述のように、ワード線WLにVccを印加し、プレート線PLを接地し、ビット線BLに電圧Vccを印加してから0Vにする。この操作により、Cf1の上部電極側にVccが加わるため、Cf1は残留分極の絶対値Pbをもつ。一方、Cf2にはこの操作により、下部電極側にVccが加わることになるので、Cf2は残留分極の絶対値Pdをもつ。Cf1とCf2の容量を構成する面積が等しければ、Cf1とCf2の上下電極を交差接続した容量Cfの残留分極値の絶対値はPbとPdの平均値、すなわち、(Pb+Pd)/2と考えてよい。

【0028】強誘電体容量素子Cfに"0"を書き込むときにはワード線WLにVccを印加し、ピット線BLを接地し、プレート線PLにVccを印加してから0Vにする。この操作により、Cflの下部電極側にVccが加わることになるので、Cflは残留分極値の絶対値Pdをもつ。一方、Cf2にはこの操作により上部電極側にVccが加わることになるので、Cf2は残留分極値の絶対値Pbをもつ。したがって"0"を書き込むときには、Cfの残留分極値の絶対値はPbとPdの平均、すなわち(Pb+Pd)/2と考えてよい。

【0029】以上から、強誘電体容量素子Cfに"1"を書き込んだ場合でも、"0"を書き込んだ場合でも、残留分極値の絶対値は(Pb+Pd)/2と考えてよく、強誘電体薄膜の不均質性等に起因して、PbとPdの経時変化が異なっていたとしても、Cfの残留分極値の絶対値の平均値は印加電圧極性依存性をもたない。このため、書き込まれたデータの"1", "0"を判定する際の基準電圧Verfの設定にあたり、残留分極値の経時変化の極性依存性の評価を行う必要がなく、Verfの設定が容易となる。

【0030】図1では、2個の強誘電体容量の一方の上 部電極と他方の下部電極を電気的に短絡させた構造の強 誘電体容量を示したが、4個以上の偶数個の強誘電体容 量の半数の上部電極と残りの半数の下部電極を電気的に 短絡させた構造の強誘電体容量を用いても、同じ作用が 得られる。

[0031]

【実施例】次に、本発明の実施例について図面を参照して説明する。

【0032】図3は本発明の強誘電体容量の第1実施例の等価回路図、図4は図3の強誘電体容量の一部断面平面図、図5(a)は図4のA-A線縦断面図、図5

7

(b) は図4のB-B線縦断面図である。

【0033】図3に示すように、単位メモリセルMCは電界効果トランジスタTrと強誘電体容量Cfで構成され、強誘電体容量Cflの上部電極と強誘電体容量Cflの上部電極と強誘電体容量Cflの上部電極と強誘電体容量Cflの下部電極、強誘電体Cflの下部電極と強誘電体容量Cflの下部電極はそれぞれ接続されている。強誘電体容量Cflの下部電極はプレート線PLに接続され、電界効果トランジスタTrはピット線BLに接続され、電界効果トランジスタTrのゲートはワード線WLに接続されている。

【0034】図4および図5 (a), (b) は図3の等価回路を半導体基板上で実現するレイアウトを示している。強誘電体容量Cflの下部電極4と強誘電体容量Cf2の上部電極6はコンタクトホール2を通じてAl配線3により接続されており、強誘電体容量Cflの上部電極4はコンタクトホール2を通じてAl配線3により接続されている。また。強誘電体容量Cflの上部電極6および強誘電体容量Cflの上部電極6および強誘電体容量Cflの上部電極6および強誘電体容量Cflの上部電極6および強誘電体容量で、電界効果トランジスタの拡散層1とAl配線3により接続されている。強誘電体容量の上部電極6、下部電極4はPtで構成されている。強誘電体容量の上部電極6、下部電極4はPtで構成されている。強誘電体容量の上部電極5としては、PCT(Pb2rxTi(l-x)O3)が用いられている。

【0035】次に、図4,5に示す構造のメモリセルの 製造工程を説明する。

【0036】半導体基板10上に電界効果トランジスタを作製し、この電界効果トランジスタ上に絶縁膜としてSiO2 膜8を堆積させる。その上に下部電極4としてPtを成膜してからゾルーゲル法により、強誘電体膜5としてPZT薄膜を成膜する。そしてイオンミリング法によってPZTと下部電極4を加工したのち、その上に上部電極6としてPtを成膜し、さらにイオンミリング法により、Pt/PZT/Ptをエッチングして、Pt/PZT/Ptで構成される強誘電体容量Cf1、Cf2を作製する。強誘電体容量作製後、絶縁膜としてSiO2 膜を堆積させた後、このSiO2 膜にコンタクトホール2を形成してから、配線層3のAlを堆積させ、配線加工を行う。

【0037】図5(a)に示すように、強誘電体容量Cf1と強誘電体容量Cf2の上下電極6,4、強誘電体薄膜5は同一面内に存在しており、Cf1,Cf2の上下電極形成プロセス、強誘電体薄膜の成膜プロセスは同時に行われている。このため、強誘電体容量Cf1と強誘電体容量Cf2の面積を同一とすれば、両者の分極特性は全く同一であると考えられ、一方の上部電極6と他方の下部電極4を電気的に短絡させれば、合成された容量の残留分極値の平均値の経時変化に印加電圧極性依存性は見られない。

【0038】図6は本発明の強誘電体容量の第2実施例

8

の縦断面図を示している。

【0039】この強誘電体Cf11 およびCf21では、上部電極6の材料としてPtではなく、RuO2を用い、また強誘電体容量Cf11 およびCf21 と電界効果トランジスタ拡散層1との接続を、拡散層1上に形成したコンタクトプラグ(材料はpoly-Si)7を通じて下部電極4に対して行っている点が、上部電極6に対して行っている第1実施例と異なっている。上部電極6と下部電極4との接続関係は第1実施例と同様であり、作用効果も同様である。

【0040】本実施形態の強誘電体容量およびこれを構造要素とした強誘電体メモリは、強誘電体容量の一方の上部電極と他方の下部電極を電気的に短絡させているので、残留分極値の経時変化の極性依存性がなく、製作時の極性依存性の評価作業の必要性がなくなり、製造コストが低減するとともに、メモリの誤動作のおそれが少なくなり、信頼性が向上する。

[0041]

【発明の効果】以上説明したように本発明は、強誘導体容量の一方の上部電極と他方の下部電極を電気的にショートすることにより、強誘電体メモリの製造時に、読み出したデータ判定のための基準電圧設定に当たって利用する2つの記憶状態の経時変化の特性の違いを評価する作業の必要がなくなって、製造コストが低減するととに、2つの記憶状態の経時変化の特性が同等にできるので、読み出し時の信号電圧マージンの経時変化を同等にできるため、強誘電体メモリの誤動作の可能性が低減し、製品の信頼性が向上するという効果がある。

【図面の簡単な説明】

【図1】本発明の強誘電体容量の一実施形態の等価回路 図である。

【図2】図1の強誘電体容量を示す単位メモリセルの等 価回路図である。

【図3】本発明の強誘電体容量の第1実施例の等価回路 図である。

【図4】図3の強誘電体容量の一部断面平面図である。

【図5】 (a) は図4のA-A線擬断面図。(b) は図4のB-B線縦断面図。

【図6】本発明の強誘電体容量の第2実施例の凝断面図である。

【図 7 】強誘電体単位メモリの従来例の縦断面図である。

【図8】図7の単位メモリセルの等価回路図である。

【図9】強誘電体メモリの等価回路図である。

【図10】強誘電体の分極特性の説明図である。

【図11】本発明が解決しようとする課題を説明するた めの回路図である。

【図12】強誘電体の分極特性の説明図である。

【図13】強誘電体の分極特性の説明図である。

【図 14】強誘電体の分極特性の経時変化を説明する図

【図15】強誘電体の分極特性の経時変化を説明する図

【図16】強誘電体の分極特性の経時変化を説明する図


【図17】強誘電体の分極特性の経時変化を説明する図 である。

【図18】強誘電体の分極特性の経時変化を説明する図 である。

【符号の説明】

- 拡散層
- コンタクトホール
- 3 AI配線





[図3]

下部電極

強誘電体薄膜 5

上部電極

コンタクトプラグ

SiO2膜

p型Si基板 10

ビット線 BL

強誘電体容量素子 C f

Cf1, Cf2, Cf11, Cf21

10

MC 単位メモリセル


> 電界効果トランジスタ Тr

PL プレート線


ワード絵 WL

WL ワード線

【図2】




- BL ピット線 Tr 電界効果トランジスタ C1 強發電体容量素子 C12 強體電体容量




В SS3 PL アレート株 強節整体容量 AL配線 3~ -C12 2 コンタクトホール 拡散層

【図4】


【図5】



【図7】



[図6]



WLワード級 WLワード級 WLワード級 BL ピット級 アレート級 アレート級 アレート級 アレート級 アレート級

【図9】

D TEE

[図10]

